PARTIAL TRANSLATION OF JAPANESE UNEXAMINED PATENT PUBLICATION (KOKAI) NO. 10-285591

Title of the Invention: Method and Device for Video Signal

Transmission

Publication Date: September 23, 1998

Application Number: 09-83997 Filing Date: April 2, 1997

Inventor: Onami Yuichi

Applicant: Hitachi Denshi Ltd

2. Detailed Description of the Invention

[0005] Then, vbv delay control section inputs compressed data 44 and write signal 47 to take in a value of vbv delay (vbv delay is a name of a field included in a header part) which is added to the header part of the compressed data 44 indicating said picture separator and it starts reading out the compressed data from vbv buffer 46 after delaying the generation of read signal 48 by the time indicated therein. Basically, it is implemented by gating clock 52 from compression decoder section 50 until starting the generation of the read signal 48 and after that outputting the clock signal 52 directly as the read signal 48. Further, this clock 52 from compression decoder section 50 is basically dependent on decoding processing status in compression decoder section 50 and it is a burst clock. Therefore, this vbv_buffer 46 has a reverse function from said FIFO memory 33. Compression decoder section 50 inputs compressed data 49 on clock 48 of the burst and decodes them to output as video signal 51.

3. Brief Description of the Drawings

Fig. 2 shows a block diagram illustrating a constitutional example of a prior art.

28 --- video signal, 29 --- compression encoder section, 30 ---setting data, 31 --- compressed data, 32 --- clock, 33 --- FIFO memory, 34 --- compressed data, 35 --- read signal, 36 --- sending interface section, 37 --- read signal generating section, 38 - formatted data used for transmission line, 39 --- transmission line, 40 --- data from transmission line, 41 --- receiving interface, 42 --- clock, 43 --- write signal generating section, 44 --- compressed data, 45 --- CPU, 46 --- vbv_buffer, 47 --- write signal, 48 --- read signal, 49 --- compressed data, 50 --- compression decoder section, 51 --- video signal, 52 --- clock, 53 --- vbv_delay control section

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-285591

(43)Date of publication of application: 23.10.1998

(51)Int.CI.

H04N 7/24 H03M 7/30

(21)Application number: 09-083997

(71)Applicant: HITACHI DENSHI LTD

(22)Date of filing:

02.04.1997


(72)Inventor: ONAMI YUICHI

(54) METHOD AND DEVICE FOR VIDEO SIGNAL TRANSMISSION

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce an initial storage time by a reception memory by transmitting data at a faster transmission rate than a compression bit rate to a receiver side without causing a failure in the reception of a stream at a receiver side compression decoder section.

SOLUTION: A read signal generating section 12 brings an FIFO memory 7 to a read state based on an empty flag 8. On the other hand, a write signal generating circuit 18 detects groups of pictures in compression data 19 based on a clock signal 17 to provide the output of a write signal 20. Furthermore, a vbv-delay control section 27 calculates an initial storage amount based on a value of vbv-delay in the case that the data are written in a vbv-buffer 21 at a compression rate indicated in a header. Then the vbv-delay control section 27 counts the write signal 20 and detects the data equivalent to the initial storage amount stored in the vbv- buffer 21 to provide an output of a read signal 22 and to start read of compression data 23 from the vbv- buffer 21 and decoder section 24 receiving the data 23 starts decoding the data 23.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-285591

(43)公開日 平成10年(1998)10月23日

(51) Int.Cl. ⁸	. 1	識別記号	FΙ		
H04N	7/24		H04N	7/13	Z
H03M	7/30		H03M	7/30	Z


		審查請求	未請求	請求項の数2	OL	(全	8 頁)	
(21)出願番号	特願平9-83997	(71) 出願人	000005429 日立電子株式会社					
(22)出顧日	平成9年(1997)4月2日	(72)発明者	日立電子株式会社 東京都千代田区神田和泉町1番地 大波 雄一 東京都小平市御幸町32番地 日立電子を会社小金井工場内					

(54) 【発明の名称】 映像信号伝送方法およびその装置

(57)【要約】

【課題】 システム全体の遅延時間の大半を占めるvbv_bufferでの遅延時間短縮を可能とし、従来適応が不可能であった双方向通信等のシステムへの適応が可能な映像信号伝送装置を提供するものである。

【解決手段】 映像信号を圧縮して伝送する場合、送信側では、所定圧縮ビットレートで圧縮符号化した圧縮データを、当該圧縮ビットレートにより送信側バッファメモリに書き込み、上記圧縮ビットレートより所定ビットレート早い速度で間欠的に読み出して伝送路に送出し、受信側では、上記伝送路から取り込んだ上記圧縮データを、上記圧縮ビットレートより所定ビットレート早い速度で受信側バッファメモリに間欠的に書き込み、該バッファメモリのデータ蓄積量が所定値となったことを検出した時点から上記圧縮ビットレートに対応する速度で読み出し、当該圧縮データの復号化処理を行うようにしたものである。



【特許請求の範囲】

【請求項1】 圧縮された映像信号を伝送する場合、送信側では、所定圧縮ビットレートで圧縮符号化した圧縮データを、当該圧縮ビットレートにより送信側バッファメモリに書き込み、上記圧縮ビットレートより所定ビットレート早い速度で間欠的に読み出して伝送路に送出し、受信側では、上記伝送路から取り込んだ上記圧縮データを、上記圧縮ビットレートより所定ビットレート早い速度で受信側バッファメモリに間欠的に書き込み、当該バッファメモリのデータ蓄積量が所定値となったことを検出した時点から上記圧縮ビットレートに対応する速度で読み出し、当該圧縮データの復号化処理を行うことを特徴とする映像信号伝送方法。

【請求項2】 圧縮された映像信号を伝送する映像信号 伝送装置において、当該映像信号を所定のビットレート で圧縮する圧縮エンコーダ部と、上記所定のビットレー トに対応するクロックによって上記圧縮データを一時的 に蓄積するとともに当該蓄積状態がエンプティであるか 否かを示すエンプティ信号を出力する送信側メモリと、 上記エンプティ信号に応じて上記送信側メモリに蓄積さ れている圧縮データを上記ビットレートより所定ビット レート早い速度で間欠的に読み出すためのリード信号を 発生するリード信号発生部と、上記送信側メモリ出力の 圧縮データを上記ビットレートより所定ビットレート早 い速度で間欠的に伝送路に送出する送信インターフェー ス部を有する送信部と、上記伝送路からの受信圧縮デー タと上記ビットレートより所定ビットレート早い速度の クロックを出力する受信インターフェース部と、当該受 信圧縮データを上記クロックに対応するライト信号発生 部からのライト信号によって一時的に蓄積する受信側メ モリと、該受信側メモリのデータ蓄積量が所定値となっ たことを検出すると上記受信側メモリに蓄積されている 圧縮データを上記ビットレートに対応する速度で読み出 すためのリード信号を発生する受信側メモリ制御部と、 上記受信側メモリから出力された圧縮データを復号して 映像信号を出力する圧縮デコーダ部を有する受信部を備 えたことを特徴とする映像信号伝送装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、映像信号の伝送処 40 理技術に係わり、特に、MPEG1、MPEG2(IS O/IEC 11172-2, ISO/IEC 138 18-2)で圧縮された映像信号(ビデオストリームとも呼ぶ)を伝送する方法に関する。

[0002]

【従来の技術】近年、ATM(Asynchronous Transfer Mode)、ディジタルFPU(Field Pick-up Unit)、ディジタル衛星放送などのディジタル伝送路で、映像信号を伝送する装置が急速に開発されている。 そして、その多くは、MPEG1, 2等の圧縮技術が利用されている。

映像信号を、MPEG1またはMPEG2で一定レートに圧縮し伝送する場合の従来技術の一例を図2に示し、簡単に動作説明をする。まず、イニシャル処理として、CPU45により、圧縮エンコーダ部29に、伝送路39の伝送レートを考慮した映像信号の平均圧縮ビットレート又は圧縮率(以下、単に、圧縮ビットレート又は圧縮率)を設定する。圧縮エンコーダ部29は、入力された映像信号28を、設定された圧縮ビットレートになるように圧縮する。 そして、同時に圧縮エンコーダ部29は、圧縮データ31をクロック32により、送信側バッファメモリ(FIFOメモリ)33に書き込む。なお、この書き込みは、圧縮エンコーダ部29における圧縮処理状況に依存したバースト書き込みになる。

【0003】ここで、リード信号発生部37は、前記圧 縮データ31がFIFOメモリ33に所定量蓄積された ことを、入力したクロック32をカウントすることによ って検出し、連続したリード信号35を発生して一定レ ートで読み出す。このレートは、前記CPU45が設定 した圧縮ビットレートである。従って、FIFOメモリ 33において、データ蓄積量のエンプティやオーバーフ ローが発生することはない。 これにより、FIFOメ モリ33から連続した一定レートの圧縮データ34を得 ることができる。つまり、このFIFOメモリ33は、 圧縮エンコーダ部29が出力するバーストデータ31 を、連続した一定レートの圧縮データ34に変換する機 能がある。次に、送信インターフェース部36は、上記 の一定レートの圧縮データ34とリード信号35を入力 し、圧縮データ34を伝送路39に対応したフォーマッ トのデータ38に変換して出力する。

【0004】一方、受信インターフェース部41は、伝送路39からデータ40を入力し、伝送路用のフォーマットから逆変換して、一定レートの圧縮データ44として、ビデオ遅延時間制御情報(video buffering verifier delay: vbv_delay)用のバッファ(以下、vbv_bufferと記す)46と呼ばれる受信側バッファメモリに出力する(この vbv_bufferの名称は、MPEGの規格で定義されている)。この時、ライト信号発生部43は、圧縮データ44とそれに関係するクロック42を入力し、ビデオストリームである圧縮データ44内のピクチャの区切りを検出して、検出したピクチャの区切りから、vbv_buffer46に書き込みが可能なように、ライト信号47を発生する。

【0005】次に、vbv_delay 制御部53は、圧縮データ44とライト信号47を入力し、前記ピクチャの区切りを示す圧縮データ44のヘッダ部に付加されている、vbv_delay の値(vbv_delay は、ヘッダ部内に含まれているフィールドの名称)を取り込み、そこに示されている時間だけ、リード信号48の発生を遅延した後、vbv_buffer46からの圧縮データの読み出しを開始する。基50本的には、圧縮デコーダ部50からのクロック52を、

リード信号48の発生開始までゲートし、その後はクロ ック52をそのままリード信号48として出力すること で実現する。なお、この圧縮デコーダ部50からのクロ ック52は、基本的に圧縮デコーダ部50における復号 処理状況に依存しており、バーストクロックである。 従って、このvbv_buffer 4 6 は、前記FIFOメモリ3 3と逆の機能を有する。圧縮デコーダ部50は、vbv bu ffer 4 6 からの圧縮データ 4 9 を前記バーストのクロッ ク48で入力し、デコードして映像信号51として出力 する。

【0006】ここで、図3により前述のvbv_buffer 4 6 での動作について詳細に説明する。この図3は、vbv bu ffer 4 6内のデータ蓄積量の変化の一例を示している。 縦軸は蓄積量、横軸は時間である。 なお横軸の目盛り は、映像信号のピクチャ表示間隔(または、フレーム周 期:33.3ms)を一目盛りとしている。また、説明の 都合上、圧縮レートは、6.7Mbpsと仮定する。ま ず、ライト信号発生部43が、ビデオストリームである 圧縮データ44内のピクチャの区切りを検出し、検出し たピクチャの区切りから、vbv_buffer 4 6 にデータの書 き込みを開始した時点が、時間(-8)である。

【0007】次に、vbv_delay 制御部53が、前記ピク チャの区切りを示すヘッダ部に付加されているvbv_dela yの値(このvbv_delayは、各ピクチャ毎に付加されてい る)を取り込み、そこに示されている時間だけ遅延した 後、vbv_buffer 4 6 へのリード信号 4 8 の発生を開始し た時点が時間(0)である。つまり、ヘッダ部に付加され たvbv_delayの値が、時間(-8)~時間(0)の時間(26 6.4 m s = 3 3.3 m s × 8) である。 この期間に、v bv_buffer 4 6 での蓄積量は、一定の勾配で増加してい この勾配は、圧縮エンコーダ部29の圧縮ビット レート(6.7 Mbit)に一致する。(その他の期間でも、蓄 積量の増加は同様である)。このようにvbv_delay 値 は、圧縮デコーダ部50が処理を開始する前に、圧縮デ ータをvbv_buffer 4 6 に蓄積するための時間で、その目 的は、圧縮デコーダ部50のバースト読み出しに対し、 vbv_buffer 4 6 がエンプティやオーバーフローを発生し ないようにするものである。そのために、図3に示すよ うに、vbv_buffer 4 6 のバッファ・サイズの最大値(例 えば、1.8Mbit)付近まで、動作開始の初期に蓄積する のが一般的である。なお、vbv_bufferのバッファサイズ の最大値は、ISO/IEC 11172-2, ISO /IEC 13818-2で規格化されている。

【0008】次に、時間(0)で圧縮デコーダ部50がバ ースト読み出しを開始するのだが、図3のグラフでは、 極端な例として、一度に1ピクチャ分の符号量を各ピク チャ間隔毎に、読み出す場合を示している。つまり、時 間(0)でピクチャ0、時間(1)でピクチャ1、時間(2) でピクチャ2、……、の符号量を一度に読み出す。 (こ

C 13818-2で、詳細に記述されている)。以上 のように、vbv_buffer 4 6 に圧縮データの書き込み、読 み出しがなされ、その蓄積量の変化が図3のようにな る。なお、図3に示すように各ピクチャごとに符号量に 差があるのは、各ピクチャの圧縮モードに依存する。 一般に、MPEGでは、Iピクチャ、Pピクチャ、Bピ クチャという3種類のモードで圧縮されたピクチャが存 在し、Iピクチャが他のPピクチャ、Bピクチャに比べ 符号量が非常に大きい。ここで、図3の場合のビデオス トリーム内のピクチャの構成を図4に示す。ピクチャ0 が I ピクチャで、後は、Bピクチャ、Bピクチャ、Pピ クチャの順で繰り返し続き、ピクチャnで、またIピク チャとなる。 そして、図3に示すように、通常、Iピ クチャが、蓄積開始の最初のピクチャである。

[0009]

【発明が解決しようとする課題】以上のように、従来技 術では、圧縮ビットレートに依存した書き込み速度で、 vbv_bufferのバッファサイズの最大値近くまで、処理動 作開始の初期に蓄積してから、デコード処理を開始する ために、必ずこの初期蓄積時間が必要であった。図3で は、説明の都合上、圧縮ビットレート6.7Mbpsと したが、一般的なMPEGシステムでは、圧縮ビットレ ートは、4 M b p s である。 従って、その蓄積時間は 下記のように、約450msとなる。

 $(1.8 \times 1,000,000) \div 4 \times 1,000,000 = 4.5.0 \text{ m/s}$ ここで、(1.8×1,000,000)は、バッファサイズの最 大値を示している。この時間は、図2の圧縮エンコーダ 部29に、映像信号が入力されてから、圧縮デコーダ部 50から映像信号が出力されるまでの遅延時間の大半を 占める。そして、放送局の報道番組のように、離れた2 地点間において、双方向通信でリアルタイムに掛け合い をする場合には、この遅延時間が致命的になる。つま り、この遅延時間のため、スムーズな会話が実現出来な い。 また、一方向の通信であっても、受信した映像信 号により何らかの操作を行うようなシステム(遠隔操作 システム)でも、当然の事ながら、この遅延時間が問題 になる。本発明は、上記の問題に鑑み、システム全体の 遅延時間の大半を占める、vbv_bufferでの遅延時間短縮 を可能とし、従来適応が不可能であった双方向通信など 40 のシステムへの適応が可能な映像信号伝送装置を提供す るものである。

[0010]

【課題を解決するための手段】本発明は上記目的を達成 するため、圧縮された映像信号を伝送する場合、送信側 では、所定圧縮ビットレートで圧縮符号化した圧縮デー タを、当該圧縮ビットレートにより送信側バッファメモ リに書き込み、上記圧縮ビットレートより所定ビットレ ート早い速度で間欠的に読み出して伝送路に送出し、受 信側では、上記伝送路から取り込んだ上記圧縮データ れは、ISO/IEC 11172—2, ISO/IE 50 を、上記圧縮ビットレートより所定ビットレート早い速

度で受信側バッファメモリに間欠的に書き込み、該バッ ファメモリのデータ蓄積量が所定値となったことを検出 した時点から上記圧縮ビットレートに対応する速度で読 み出し、当該圧縮データの復号化処理を行うようにした ものである。

【0011】また、映像信号を圧縮し伝送する映像信号 伝送装置において、当該映像信号を所定のビットレート で圧縮する圧縮エンコーダ部と、上記所定のビットレー トに対応するクロックによって上記圧縮データを一時的 に蓄積するとともに当該蓄積状態がエンプティであるか 10 否かを示すエンプティ信号を出力する送信側メモリと、 上記エンプティ信号に応じて上記送信側メモリに蓄積さ れている圧縮データを上記ビットレートより所定ビット レート早い速度で間欠的に読み出すためのリード信号を 発生するリード信号発生部と、上記送信側メモリ出力の 圧縮データを上記ビットレートより所定ビットレート早 い速度で間欠的に伝送路に送出する送信インターフェー ス部を有する送信部と、上記伝送路からの受信圧縮デー タと上記ビットレートより所定ビットレート早い速度の クロックを出力する受信インターフェース部と、当該受 信圧縮データを上記クロックに対応するライト信号発生 部からのライト信号によって一時的に蓄積する受信側メ モリと、該受信側メモリのデータ蓄積量が所定値となっ たことを検出すると上記受信側メモリに蓄積されている 圧縮データを上記ビットレートに対応する速度で読み出 すためのリード信号を発生する受信側メモリ制御部と、 上記受信側メモリから出力された圧縮データを復号して 映像信号を出力する圧縮デコーダ部を有する受信部を備 えた構成としたものである。

デコーダ部におけるストリーム入力に破綻をきたすこと なく、圧縮ビットレートより早いスピードでデータを受 信側に伝送することを可能とし、従来問題となってい た、受信側メモリ(vbv_buffer)に対する初期蓄積時間を 短縮し、双方向通信やリモート制御システムへの適用を 可能とする。このために、送信側では、圧縮ビットレー トより早いスピードで送信インターフェース部にデータ を転送する必要がある。 従って、送信側メモリ(FI FOメモリ)は一時的にエンプティが発生する。 そこ で、送信側のリード信号発生部は、そのFIFOメモリ のエンプティ信号(フラグ)を監視し、エンプティの時は FIFOメモリの読み出しを止めるという制御をする。 【0013】一方、受信側では、圧縮ビットレートより 速いスピードでvbv_bufferに書き込みが行われるため、 ピクチャの区切りのヘッダに付加されている vbv_delay の値は意味をなさなくなる。 そこで、受信側メモリ制 御部(vbv_delay 制御部)は、vbv_delay 値と同様にし て、ビデオストリームのヘッダ内に記述されている圧縮 レートの値を読み込み、この値とvbv_delay 値から、本 来、vbv_bufferで必要とする蓄積量を算出する。そし

【0012】本発明は上記した構成により、受信側圧縮

て、受信側のライト信号発生部からのライト信号をカウ ントし、vbv_bufferの蓄積量を監視し、前記算出された 蓄積量になった時点から、vbv_bufferの読み出しを開始 するように制御する。これにより、圧縮ビットレートよ り早いスピードで、データを受信側に伝送しても、受信 側のvbv_bufferから圧縮デコーダ部に、ビデオストリー ムの連続性を崩さずにビデオストリームを転送すること ができ、従来問題となっていた、vbv_bufferに対する初 期蓄積時間を大幅に短縮することが可能となる。

[0014]

【発明の実施の形態】以下、本発明の一実施例を図1に より説明する。 図1は、送信部、受信部、及び伝送路 14からなる構成を示している。送信部は、入力映像信 号1を、所定の圧縮ビットレートで圧縮し、圧縮データ 5とその圧縮データ5に関係するクロック6を出力する 圧縮エンコーダ部2と、該圧縮エンコーダ部2の圧縮ビ ットレートを設定するための設定データ4を発生するC PU3と、クロック6により当該圧縮データ5を一時的 に蓄積し、該蓄積状態がエンプティである場合にエンプ ティフラグ8を出力可能なFIFOメモリ7と、このエ ンプティフラグ8に基づきFIFOメモリ7にリード信 号9を発生するリード信号発生部12と、FIFOメモ リ7からの出力データ10とリード信号発生部12から のリード信号9を入力とし、伝送路用のフォーマットに 変換したデータ13を伝送路14に出力する送信インタ ーフェース部11からなる。

【0015】一方、受信部は、伝送路14からのデータ 15に対し送信インターフェース部11と逆の変換を し、圧縮データ19とその圧縮データ19に関係するク ロック17を出力する受信インターフェース部16と、 その圧縮データ19とクロック17を入力とし、vbv_bu ffer 2 1へのライト信号 2 0を発生するライト信号発生 部18と、受信インターフェース部16からの圧縮デー タ19とライト信号発生部18からのライト信号20に よって圧縮データ19を蓄積するvbv_buffer21と、そ のvbv_buffer 2 1 からの圧縮データ 2 3 を入力し復号し て映像信号26を出力する圧縮デコーダ部24と、この 圧縮デコーダ部24からのクロック25とライト信号発 生部18からのライト信号20と受信インターフェース 部16からの圧縮データ19とに基づいて、vbv_buffer 21へのリード信号22を発生するvbv_delay 制御部2 7からなる。

【0016】次に、図1の実施例の動作について説明す る。 説明の都合上、伝送路14の伝送容量は、26. 8Mbps, 圧縮レートは、6.7Mbpsと仮定す る。なおこの26.8Mbpsは、例えばATMで帯域 確保をした場合などに相当する。まず、イニシャル処理 として、CPU3からの設定データ4により、圧縮エン コーダ部2における圧縮レートを、6.7Mbpsに設 50 定する。圧縮エンコーダ部2は、入力された映像信号1

*まで、データの読み出しをするように、リード信号 9を アクティブにする。次に、送信インターフェース部 1 1 は、該リード信号 9を入力しているため、F I F O メモ リ 7 から間欠的に読み出された、有効なデータだけを、

伝送路14の伝送フォーマットに合わせて変換し、2 6.8Mbpsの伝送レートで、圧縮データを伝送する ことが可能である。

【0019】そして、受信インタフェース部16は、伝 送路14からデータ15を入力し、送信インタフェース 部11の逆変換をし、有効なデータだけを、vbv_buffer 21とライト信号発生部18に、圧縮データ19として 出力する。同時に受信インターフェース部16は、この 有効なデータ部分だけアクティブとなるようなクロック 17を、ライト信号発生部18に出力する。ライト信号 発生部18は、これらクロック17と圧縮データ19か ら、ビデオストリームである圧縮データ19内のピクチ ャの区切りを検出し、その部分からvbv_buffer 2 1 に圧 縮データ19が書き込まれるよう、対応するライト信号 20を出力する。 つまり、このライト信号20は、ク ロック17のアクティブ部分をゲートした信号で、ピク 20 チャの区切りが検出された後は、ゲートが解除され、ク ロック17がそのまま、ライト信号20となる。これに より、vbv_buffer 2 1 には、最高 2 6.8 Mbpsの書 き込みスピードで、間欠的に圧縮データ19の書き込み

【0020】一方、vbv_delay 制御部27は、上記ライト信号20と圧縮データ19から、ビデオストリームである圧縮データ19内の該当するピクチャの区切りに対応したvbv_delay の値と、ヘッダ内に記述されている圧縮レートの値を読み込む。ここで、vbv_delay 制御部27は、ヘッダ内に記述されている圧縮レートの値(ここでは、6.7Mbps)で、vbv_buffer21に書き込まれたとした場合の、vbv_delayの値による初期蓄積量を算出する。ここでは、vbv_delayの値は、前述と同じく、266.4msであるとする。すると、下記式1に示すように、1.7Mbitの初期蓄積量になる。

を、設定された6.7Mbpsに圧縮し、当該圧縮データ5とそのクロック6を出力する。 この時、出力される圧縮データ5のビデオストリームの内容は、図4に示すものと同様とする。次に、リード信号発生部12は、エンプティフラグ8に基づき、FIFOメモリ7にごデータ書き込みが開始されたのを検出すると、FIFOメモリ7を説出し状態とする。 この時の読み出しスピードは、26.8Mbpsとする。そして、FIFOメモリ7を読み出された圧縮データ10は、リード信号9とともに、送信インターフェース部11に入力される。送信インターフェース部11に入力される。送信インターフェース部11に入力される。送信インターフェース部11に入力される。送信に、送信インターフェース部11に入力される。

【0017】ここで、FIFOメモリ7に入力するデー タの圧縮レートが、6.7Mbpsに対し、FIFOメ モリ7の読み出しスピードが26.8Mbpsであるた め、FIFOメモリ7において、間欠的にデータのエン プティが発生する。 この点についてもう少し詳しく説 明をする。一般に、FIFOメモリ7に書き込まれるデ ータは、図4で示したのと同様に最初のピクチャは I ピ クチャであり、その符号量は他のピクチャより非常に多 くvbv_bufferサイズに近い量となる。従って、FIFO メモリ7には、始めに1ピクチャ分の時間で、多くのデ ータ量をもつIピクチャが、高速に書き込まれることに なり、26.8Mbpsでの読み出しに対しても、しば らくはエンプティならない。そして、その後のP,Bピ クチャでは、Iピクチャに比べて、符号量が少ないた め、やがてFIFOメモリ7はエンプティになる。 つ まり、FIFOメモリ7では、間欠的にエンプティが発 30 生する。

【0018】そこで、この時FIFOメモリ7から発生するエンプティフラグ8に基づき、リード信号発生部12は、エンプティの時にはFIFOメモリ7のデータを読み出さないように、リード信号9をインアクティブにし、またデータが書き込まれエンプティでなくなったら、26.8Mbpsのスピードで、エンプティになる*

つまり、一般的に示せば、vbv_delay 制御部27では、

/_delay 制御部27では、 下記式2に示すような算出をする。 初期蓄積量=vbv_delayの値×圧縮ビットレート ········(2)

が行われる。

そこで、vbv_delay 制御部27は、ライト信号20をカウントし、vbv_buffer21に、1.7Mbitのデータが蓄積されるのを検出した後、リード信号22を出力して、vbv_buffer21内の圧縮データ23の読み出しを開始する。そして、その圧縮データ23が入力された圧縮

デコーダ部24は、デコードを開始し、映像信号26を 出力する。

【0021】以上が本発明の全体の動作であるが、vbv_ しは、時間(-6)から開始可能となる。ここで、前述のbuffer 2 1 の動作について、図5を用いて、より詳細に ように、送信部のFIFOメモリ7は、Iピクチャに続説明する。 なお、図5は、図3と同様のスケールであ 50 く、P,Bピクチャ部分で、間欠的にエンプティになる

ため、対応する圧縮データ19はvbv_buffer21に間欠的に書き込みが行われる。 従って、その部分を平均すると、上記の26.8Mbpsより、当然、低速な書き込み速度になる。つまり、図5では各ピクチャ表示間隔毎の書き込み速度を平均化して表示しているため、この所定の時間経過後の書き込み速度の傾きは、26.8Mbpsの傾きより下がり、その下がり方は送信部のFIFOメモリ7におけるエンプティの発生状況に依存することになる。 なお、vbv_buffer21におけるデータ読み出しのバースト性については、図5に示したように従 10来と同様である。

【0022】但し、前述のように、伝送路14での圧縮データの転送は、圧縮ビットレート6.7Mbpsに対し、最高26.8Mbpsのバースト転送をしていることになるため、従来では、送信部のFIFOメモリ7にてバッファされていたデータが、受信部のvbv_buffer21にてバッファされることになる。このため、図3と図5では、対応するピクチャの読み出し時点における蓄積量は、常に、従来の図3よりも図5の方が多くなっている。従って、vbv_buffer21では、オーバーフローが発20生する心配がある。しかし、FIFOメモリ7の容量とvbv_buffer21では、おおよそ等しいため、従来の2倍のvbv_buffer4イズを、vbv_buffer21として確保しておけば、この点における技術的な問題は解決可能である。以上説明したように、本実施例では、図3に示した場合に比べて、vbv_buffer21における初期蓄積時間

を、266.4msから、この1/4の66.6msに 短縮できる。さらに、本実施例では、説明の都合上、圧 縮ビットレートを6.7Mbpsとしているが、一般に 使用されている4Mbpsに適応すれば、さらにvbv_bu ffer21における初期蓄積時間の短縮比率を多くするこ とができる。

10

[0023]

【発明の効果】本発明によれば、映像信号伝送装置による遅延時間の大半を占めるvbv_bufferにおける初期蓄積時間の時間短縮を可能とし、従来適応が不可能であった双方向通信システムや遠隔制御システムへの適応が可能な符号化伝送装置を提供することができる。

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示すブロック図

【図 2】 従来技術の一構成例を示すブロック図

【図3】図2のvbv_buffer46での蓄積量の変化を説明 する図


【図4】 ビデオオストリーム内のピクチャ構成を示す模 式図

【図 5 】本発明のvbv_buffer 2 1 での蓄積量の変化を説明する図


【符号の説明】

1:圧縮エンコーダ部、7:FIFOメモリ、12:リード信号発生部、21:vbv_buffer、27:vbv_delay制御部。

【図1】




【図2】




【図3】

パッファ蓄積量



【図4】

ビデオストリーム内のピクチャ構成



【図5】

バッファ蓄積量

